12.4项目导航器 – securip开关未传递给Modelsim，用于选择器件系列

描述

在尝试执行Virtex-6和Spartan-6 FPGA设计的行为仿真时，Project Navigator不会在fdo文件中添加-L secureip。

fdo文件中添加了以下内容：

vsim -voptargs =“+ acc”-t 1ps -L xilinxcorelib_ver -L unisims_ver -lib work TBV_01 glbl

还应包括-L securip开关，以仿真使用智能模型的实例化Xilinx组件。

如果没有开关，vsim将使用smartmodels为实例化的Xilinx原语提供类似于以下的错误：

＃**错误：（vsim-3033）C：/xilinx/12.3/ISE_DS/ISE/verilog/src/unisims/GTHE1_QUAD.v(1831):’B_GTHE1_QUAD’的实例化失败。找不到设计单位。

解

要解决此问题，请在仿真属性中的“其他”vsim命令行选项中添加“-L secureip”。

此问题已在ISE Design Suite 13.1中得到解决。