12.2我注意到使用多线程时性能下降-Altera-Intel社区-FPGA CPLD-ChipDebug

12.2我注意到使用多线程时性能下降

描述

当我实现激活多线程的设计,然后再使用多线程未激活MAP和PAR,结果不同。

我可以确认结果是不同的,因为时间分数不同。

我原以为使用多线程只会加快实现速度但不会改变结果。
预期的行为结果是不一样的吗?
对于MAP,我使用-mt 2和PAR使用-mt 4。

如果您对PAR使用多线程,则这是预期的结果,应该预期性能下降约1%。

当布线器算法并行工作时,将同时布线多个网络,同时保持资源空闲,这可能导致性能略有下降。

请注意,多线程背后的主要目标是减少运行时间。

如果您仍处于设计过程中,则应使用多线程,但是一旦完成最终设计,就可以在不使用多线程的情况下运行PAR以获得额外的性能提升并改善冗余。
MAPPER的多线程应该提供与没有多线程运行时大致相同的结果。
请登录后发表评论

    没有回复内容