LogiCORE IP万兆以太网PCS / PMA(10GBASE-R)v1.2  –  ISE Design Suite 12.2中时序仿真中的数据不匹配-Altera-Intel社区-FPGA CPLD-ChipDebug

LogiCORE IP万兆以太网PCS / PMA(10GBASE-R)v1.2 – ISE Design Suite 12.2中时序仿真中的数据不匹配

描述

在时序仿真中,可以看到以下错误:

*警告:CONV_INTEGER(UNSIGNED)输入数组有32位,MSB不为零。
#Time:56393100 ps迭代次数:0实例:/ demo_tb
#**错误:Tx数据检查ERROR !!,第0帧,第26个字,StimData = 117901063MonData = -300814831
#Time:56393100 ps迭代次数:0实例:/ demo_tb
#**错误:Tx数据检查ERROR !!,第0帧,第27个字,StimData = 117901063MonData = 300814830
#Time:56393100 ps迭代次数:0实例:/ demo_tb
#**警告:CONV_INTEGER(UNSIGNED)输入数组有32位,MSB不为零。
#Time:56399568 ps迭代次数:0实例:/ demo_tb
#**错误:Tx数据检查ERROR !!,第0帧,第28个字,StimData = 117901063MonData = -300814831
#Time:56399568 ps迭代次数:0实例:/ demo_tb
#**错误:Tx数据检查ERROR !!,第0帧,第29个字,StimData = 117901063MonData = 300814830
#Time:56399568 ps迭代次数:0实例:/ demo_tb
#**错误:Tx数据检查ERROR !!,第0帧,第30个字,StimData = 117901063MonData = 1878912529
#Time:56406036 ps迭代次数:0实例:/ demo_tb
#**错误:Tx数据检查ERROR !!,第0帧,第31字,StimData = 117901063MonData = 300814831
#Time:56406036 ps迭代次数:0实例:/ demo_tb

12.2中的这些失败是由于往返GTH的时间变化。演示TB需要进行两项更改才能解决这些错误:

  1. 在tx刺激程序中,例如同步到core_clk156_out =’0’,将refclk_p上升和新xgmii_txdata之间的延迟改为应用于3.2ns(为1.6ns),或者(更好)将TX数据同步到其他地方。现在应该与GTH内部使用的时钟相同。
  2. RX也受到了影响,这是因为rxcodeerr_stable的“等待1000000ps”下降不够长。将此延迟增加1ms,或者可以将测试平台更改为等待rxcodeerr_stable = 0然后再等待400ns以确保一切正常。
请登录后发表评论

    没有回复内容