ISE 12.1  – 警告:LIT:589  –  FIFO18E1符号“… / FIFO18E1”有总线DI [0:15],带有一个或多个输入……-Altera-Intel社区-FPGA CPLD-ChipDebug