ISE 12.1 – 警告：LIT：589 – FIFO18E1符号“… / FIFO18E1”有总线DI [0:15]，带有一个或多个输入……Altera_wiki6年前发布110该帖子内容已隐藏，请评论后查看登录后继续评论登录注册FPGAFPGA_Device_FamiliesFPGA-CPLDSoCsxilinx赛灵思
![ISE 12.1 – 警告：LIT：589 – FIFO18E1符号“… / FIFO18E1”有总线DI [0:15]，带有一个或多个输入……-Altera-Intel论坛-FPGA CPLD-ChipDebug](https://chipdebug.com/wp-content/uploads/2022/08/a681252a5f223945.png)
没有回复内容