12.1应用笔记XAPP 1123 – lte_duc_cfr系统生成器模型产生错误。我该如何解决这个问题？

描述

对于应用笔记XAPP1123，我看到了错误摘要：

错误0001：端口上的输入类型非法：a
阻止：’downlink_design / LTE DFE下行链路/ DUC可配置子系统/ DUC_4x5 / gain_ctrl / DSP48宏/ DSP48′
————————————————– ——————————

错误0001：

报告人：
‘downlink_design / LTE DFE下行链路/ DUC可配置子系统/ DUC_4x5 / gain_ctrl / DSP48宏/ DSP48’

细节：
一个端口由Fix_30_0驱动。
a端口必须是Fix_18_0。

“速率和类型错误检查”期间出错。

————————————————– ——————————
此错误是由于“downlink_design / LTE_DFE_Downlink / DUC可配置子系统/ DUC_4x5 / gain_ctrl / DSP48 Macro / xlreinterpretdsp48macro”产生的非法信号类型，然后通过设计反馈，导致所述错误。

解

要解决此问题：

1.打开“downlink_design / LTE_DFE_Downlink / DUC可配置子系统/ DUC_4x5 / gain_ctrl / DSP48 Macro / xlreinterpretdsp48macro”，
2.选中“指定显式采样周期”复选框。然后单击“确定”。
3.然后，打开“downlink_design / LTE_DFE_Downlink / DUC可配置子系统/ DUC_4x5 / gain_ctrl / DSP48宏/ DSP48”块，然后单击“确定”关闭。
4.然后，在“downlink_design / LTE_DFE_Downlink / DUC可配置子系统/ DUC_4x5 / gain_ctrl / DSP48宏”块中，打开块并选择“确定”关闭。
5.需要以与上述相同的方式修改“downlink_design / LTE_DFE_Downlink / DUC可配置子系统/ DUC_4x5 / power_meter / DSP48宏”。
6.然后，保存设计并重新运行仿真。设计应该成功仿真。

注意 ：该设计将显示一些IP被取代的警告。好的建议是查看Coregen IP库中可用的CFR和DUC / DDC编译器IP，以实现数字前端系统