描述
当我为包含Interleaver / Deinterleaver v6.0 IP块的设计生成测试平台时，在仿真自动生成的System Generator测试平台期间会报告不匹配。
解
当用户设计将无效组合驱动到row，col，row_sel，col_sel或block_size端口时，就会发生这种情况。如果发生这种情况并且您正在使用Interleaver / Deinterleaver v6.0核心仿真模型，您将看到在串行交织器解交织器核心的输出上驱动的未知值。
例如，如果将“可选行数”设置为3，那么您将获得一个名为row_sel的2位输入端口，因为需要2位来表示3个值。这留下了一个可以指定的额外值（’b11），它与一组可选行不对应。将运行时的row_sel设置为’b00，’b01和’b10就可以了。将其设置为’b11将导致来自仿真模型的X，这导致MATLAB中的“不确定数据”也称为NAN（非数字）。
为避免此行为，仅使用有效值驱动交织器/解交织器核心非常重要。有关驱动此内核输入的详细信息，请参阅核心产品页面上提供的Serial Interleaver / De-interleaver数据表：
http://www.xilinx.com/products/ipcenter/DO-DI-INTERLEAV.htm
没有回复内容