错误:rs232_0:必须在生成时知道输入时钟频率Altera_wiki6年前发布130该帖子内容已隐藏,请评论后查看登录后继续评论登录注册FPGAFPGA-CPLDQuartus_Prime_StandardSoCs
没有回复内容