错误:rs232_0:必须在生成时知道输入时钟频率-Altera-Intel社区-FPGA CPLD-ChipDebug