为什么1G / 2.5G / 5G / 10G多速率以太网PHY Intel FPGA IP内核的rx_digitalreset和tx_digitalreset信号无法连接到Platform Designer上的收发器PHY复位控制器Intel FPGA IP？