为什么Display Port频道需要很长时间才能成功进行链接培训?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么Display Port频道需要很长时间才能成功进行链接培训?

由于Native PHY IP内核存在问题,在成功链接培训之前,显示端口通道需要很长时间。

此问题是由于英特尔®Quartus®Prime软件将错误的RX PCS设置应用于Native PHY IP内核,导致字对齐失败。

解决/修复方法

有一个补丁可用于解决英特尔®Quartus®PrimePro和标准版16.1.2的此问题。从下面的相应链接下载并安装Patch 2.29。

适用于Linux的补丁2.29: quartus-16.1.2-2.29-linux.run

适用于Windows的补丁2.29: 的Quartus-16.1.2-2.29-windows.exe后

安装说明: quartus-16.1.2-2.29-readme.txt

从Quartus Prime软件版本17.1.1及更高版本开始修复此问题。

请登录后发表评论

    没有回复内容