如何使用Synplify PRO在项目中查看RTL的原理图表示？

要在ispLEVER中查看项目中RTL的原理图表示，请执行以下操作：

1. 做一个BUILD DATABASE
2. 选择TOOLS，SYNPLIFY PRO SYNTHESIS
3. 选择HDL-Analyst
4. 选择RTL，HIERARCHICAL VIEW（或）
5. 选择技术，层次视图

您现在应该在项目中看到RTL的原理图表示。

来自Synplify PRO帮助文档的其他信息：

分层视图：分层视图使用与可变宽度加法器，寄存器，大型多路复用器和状态机等技术无关的组件，在编译后提供设计的高级，技术无关的图形表示。

RTL视图对应于编译期间生成的.srs网表文件。

只有在成功编译设计后才能使用RTL视图。

技术视图：技术视图使用查找表，级联和进位链，多路复用器和触发器等组件，在映射后提供设计的低级技术特定视图。

1. 技术视图仅在您的设计合成（编译和映射）后才可用。
2. 要在ispLEVER 7.1之前的版本中查看RTL原理图视图，您可以启动Synplify软件，然后：
3. 将设计导入Synplify（不导入ispLEVER项目设置）
4. 推RUN
5. 选择HDL-Analyst

选择RTL，HIERARCHICAL VIEW（或）
。选择技术，层次视图