警告(13796):* .vhd处的VHDL流程语句警告:信号“”在流程声明中读取但不在流程声明的敏感性列表中-Altera-Intel社区-FPGA CPLD-ChipDebug

警告(13796):* .vhd处的VHDL流程语句警告:信号“”在流程声明中读取但不在流程声明的敏感性列表中

由于Quartus®PrimePro版软件17.0及更早版本中的问题,您可能会看到错误发出此警告。

对于仅写入进程内且不在敏感列表中的信号,可能会错误地发出警告。

解决/修复方法

当引用仅在过程中写入的信号时,可以忽略此警告。

计划在Quartus Prime Pro版软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容