首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
开通会员 尊享会员权益
登录
注册
找回密码
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
Lattice-莱迪斯
正文
LATTICE FPGA器件未使用的I/O引脚需要接地吗?
lattice_wiki
6年前发布
247
1
FPGA
lattice
莱迪思
请登录后发表评论
登录
注册
回复
1
只看作者
最新
最热
chipdebug
超级版主
0
搜索
开启精彩搜索
热门帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
本站无广告也无付费项目,如发现帐号发垃圾帖或评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
不,在设计中未使用的I/O引脚通常不需要接地或连接任何地方。
有些设备在I/O上具有全局设置,如上、下或总线保持,其他可能具有每个引脚的设置。默认情况下,点阵设备输入是上拉或下拉。只要拉模式是上或下,或总线保持,你可以离开I/O引脚未连接。
如果您有意禁用内部上拉或下拉,您必须只连接输入引脚。如果没有连接到VCC或接地,则可能会由于设备上电时的IO的浮动状态而引起一些额外的泄漏。因此,建议您将它们接地或连接到VCC以避免泄漏电流。
如果器件在允许的结温度范围内,则泄漏电流不会影响设计的功能性。然而,如果该电流使器件脱离结温度范围,则可能影响器件性能。