内部错误:子系统:VRFX,文件:/ quartus / synth / vrfx / verific / verilog / veriname.cpp,行:640-Altera-Intel社区-FPGA CPLD-ChipDebug

内部错误:子系统:VRFX,文件:/ quartus / synth / vrfx / verific / verilog / veriname.cpp,行:640

由于Quartus®Prime标准版软件存在问题,在使用软件包导入的模块声明中使用systemverilog编译设计时,您可能会看到此内部错误。 Systemverilog的模块声明包含导入仅支持Quartus Prime Pro版软件中的新器件。

解决/修复方法

计划在Quartus Prime Standard Edition软件的未来版本中修复此问题。

请登录后发表评论

    没有回复内容