登录后继续评论
登录注册
ChipDebug入站需知
ChipDebug是一个芯片开发调试分享网站 欢迎您的到来！如果您没有帐户请先点击下方按钮进行注册注册
注册即送积分！ 获取更多积分的最佳方式是发帖、评论或者分享资料!本站绝大多数资料只是为了防爬虫象征性的加了积分。
本站进行了数据库迁移和系统升级，如果您发现已注册却密码不对，请先使用下方的找回密码，谢谢！
不够的话，只能用数据居中的，而且沿对齐的必须大于100mhz，做多4个dll。发送用沿对齐，接收用居中，接收时钟必须用pclkt。
就ecp5来说，接收，沿对齐，每组需要dll移相90度;居中，不需要dll,也不需要pll.发送，沿对齐，不需要pll,dll;居中需要用pll移相90度
这些都不是内存条的ddr接口为何有这种限制？ 我们之前用altera和Xilinx没发现这种普通的iDDR,oddr接口需要pll资源的问题。 为何lattice需要呢？