如何控制LatticeECP2M PCS模块的位置?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

如何控制LatticeECP2M PCS模块的位置?

是的,您可以控制LatticeECP2M(物理编码子层)PCS块的位置。

LatticeECP2M器件上的PCS模块可位于右上角,左上角,右下角或左下角。

这些区域称为“象限”,用户可以通过在项目* .lpf文件中输入首选项来控制给定PCS进入的象限。

  • 请参阅下面的详细步骤。
    应该注意的是,并非所有LatticeECP2M器件都有四个四边形。
  • 四边形的数量取决于设备的大小。
    可选择的四边形如下:
  • ECP2M-100:
    右上角,右下角,左下角,左上角。
  • ECP2M-70:
    右上角,右下角,左下角,左上角。
  • ECP2M-50:
    右上角,右下角。

ECP2M-35:

右上方。

  1. ECP2M-20:
    右上方。
    从逻辑上讲,用户不能为35K和20K设备选择UR以外的任何四边形,同样用户只能为50K设备选择一个右侧四边形。
  2. 要在给定的四边形定位PCS,请按照下列步骤操作:

    确保您的设备是
    不是20K或35K设备
  3. (这些设备只有一个四边形,因此PCS无法重新定位。)

    在DP GUI中,“查看”>
    “电子表格视图”。
  4. 在左侧窗格中展开“单元格”。找到路径以“pcsc_inst”结尾的单元格。例如
  5. TOP_design / 1级/级别2 /级别3 / pcsc_inst
    “。这是pcs实例的分层路径。
    返回ispLever GUI,双击“编辑首选项”。

这将在文本编辑器中显示* .lpf文件。。使用步骤2中找到的路径在此文件中输入以下首选项:
。LOCATE COMP“/ pcsc_inst”SITE“URPCS”;
。注意:“URPCS”表示右上角,“LRPCS”表示右下角,“LLPCS”表示左下角,“ULPCS”表示左上角。
。您可以通过双击ispLEVER“进程”窗格中的“PAD规范文件”来验证PCS是否已正确定位。。这将通过MAP和布局布线运行设计,并将信号分配给引脚并报告这些分配。。在生成的焊盘报告的顶部,找到表“Pinout by Pin Name”。。在“端口名称”列中,找到SERDES数据信号输出(在顶级RTL中指定)。。注意信号的Pin / Bank。。它们将连接到该象限的引脚和组。。例如。针/银行“
。URC_SQ_HDOUTP3 / 12
。“表示信号附着在右上方四边形,在第12行。
。(可选)作为实验,您可以对不同的四边形重复步骤1-4,并观察报告的象限变化。。例如。在步骤2中,将四边形更改为左上角,然后在步骤4中查找引脚以更改为指示以“ULC_SQ _….”开始的引脚。
。有关PCS和quad组织的更多信息,请参阅
。LatticeECP2M SERDES / PCS使用指南
。。

请登录后发表评论

    没有回复内容