Stratix®V，Arria®V或Cyclone®V器件中的PLL可能无法重新配置，PLL重配置IP的waitrequest信号被置于’1’。对于某些编译种子，可以观察到这种情况，如果启用了Quartus®Prime软件的Fitter（高级）设置中的Physical Synthesis选项，则可能会发生这种情况。
解决/修复方法
要解决此问题，请在Quartus Prime软件中禁用以下提到的设置：
转到分配 – >设置 – >编译器设置 – >fitter（高级）设置：
为区域的组合逻辑启用物理综合。设置为OFF 。
为性能组合逻辑启用物理综合。设置为OFF 。
已知此问题仅影响动态重新配置实例，因此，如果需要，仅可以针对PLL重新配置IP变体禁用物理综合设置。
计划在Quartus Prime软件的未来版本中修复此问题。
没有回复内容