LATTICE FPGA 请问例化iddr/oddr时会生成pll，导致了pll资源不足的错误，该怎么解决？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复1
    只看作者
    最新最热
    • ii1397的头像-ChipDebugii1397徽章-人气大使-ChipDebug等级-LV2-ChipDebug作者0

      问题解决了，谢谢。把DDR配置模式修改下，iddr选择边沿对齐后ddrdll资源不足。改为中间对齐后就可以了。

      7年前
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面