为什么tx_path_delay_10g_data和tx_path_delay_1g_data信号描述是指低延迟以太网10G MAC用户指南中Arria V和Stratix V器件的数据宽度为16/22？-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面