由于Quartus®II12.0中的问题，如果HDL代码在正常或源同步模式下实现PLL并驱动外部时钟输出，则可能会看到此错误。此问题会影响针对Stratix®V，Arria®V和Cyclone®V器件的设计。
解决/修复方法
要解决此问题，请不要同时使用普通或源同步模式和外部时钟输出。
从Quartus II软件版本12.0 SP1开始修复该问题。
由于Quartus®II12.0中的问题，如果HDL代码在正常或源同步模式下实现PLL并驱动外部时钟输出，则可能会看到此错误。此问题会影响针对Stratix®V，Arria®V和Cyclone®V器件的设计。
要解决此问题，请不要同时使用普通或源同步模式和外部时钟输出。
从Quartus II软件版本12.0 SP1开始修复该问题。
没有回复内容