什么是最好的方式来放置和路由非常拥挤的设计？

随着设计越来越复杂的多个IPS，布局和布线的设计成为一个挑战FPGA。下面是处理拥挤设计时的一些指导原则。

• 总是使用最新的软件来合成，地图，地点和路线。综合厂商和FPGA公司都在不断地调整这些工具，使它们更具用户友好性和效率。
• 在合成过程中，打开资源共享和增加扇出将有助于减少设计中的节点，从而释放路由通道。
• 在最新的ISP LEVER或LATTICE diamond软件中总是打开拥塞驱动算法。新增加的拥塞驱动布局（CDP）和拥塞驱动路由（CDR）将有助于成功地放置和路由设计，并提高设计的性能。
• 除了最新软件中的运行时间改进之外，用户还可以利用ISPLIVER或菱形中的多核处理器支持来进一步缩短运行时间。在用户平台上提供多个处理器，在位置和路由阶段尝试一次以上的迭代。请参阅在软件帮助的位置和路由部分中并行主题中运行多个PAR作业。