如何在ABEL模块中为总线创建原理图符号?背景问题解决方案-Lattice-莱迪斯论坛-FPGA CPLD-ChipDebug