当我实现基于QDRII SRAM UniPHY的控制器时,为什么在TimeQuest中将mem_k和mem_k_n时钟对看作无约束输出端口?-Altera-Intel社区-FPGA CPLD-ChipDebug