当我在Stratix II GX器件和更新的GX / GT / GZ器件中仿真动态重配置时，为什么’busy’和’reconfig_address_en’端口会进入未知状态？

“忙”和“reconfig_address_en”端口可能会显示在了Stratix®II GX和新GX / GT / GZ家庭启动意外仿真行为。 可以实施以下解决方法来解决此仿真问题。

动态重配置控制器块具有reconfig_clk输入端口。在仿真中，如果将reconfig_clk输入初始化为值1，则busy和reconfig_adddress_en端口可能会进入未知状态（值x）。 VHDL和Verilog模型都会出现此问题。

例如，以下Verilog代码会导致此行为。

最初开始

    reconfig_clk = 1’b1; //时钟从逻辑高开始

结束

总是开始

    ＃<clock period / 2> reconfig_clk = ~reconfig_clk;

结束

要解决此问题，请在仿真测试平台中将reconfig_clk输入初始化为值0。