有一个补丁可用于解决Quartus®II13.0 SP1中Stratix®V,Arria®V和Cyclone®V器件的已知软件问题。
此补丁将定期使用最新的软件修复程序进行更新。定期检查此处是否有更新的文件有关文件更新日期的每个器件补丁,请参阅自述文件,以及有关该补丁中已修复问题的信息。
解决/修复方法
从下面的相应链接下载并安装Stratix V / Arria V / Cyclone V器件补丁1.dp6。在安装此修补程序之前,必须安装Quartus II 13.0 SP1。请注意,安装此补丁后,不应在Quartus II 13.0 SP1上安装任何非Stratix V / Arria V / Cyclone V补丁。 Patch 1.dp6包含先前发布的补丁中的所有修补程序。您可以在之前的器件补丁上安装1.dp6,但在安装补丁1.dp6之前无需安装以前的器件补丁。
- 下载适用于Windows(.exe)的13.0 SP1(订购版)补丁1.dp6
- 下载适用于Linux的版本13.0 SP1(订阅版)补丁1.dp6(.tar)
- 下载Quartus II软件13.0 SP1(订购版)补丁1.dp6(.txt)的自述文件
要安装先前发布的Quartus II软件版本13.0 SP1 Stratix V / Arria V / Cyclone V器件补丁版本,请选择下面的相应链接。
相关解决方案
- Quartus II 13.0 SP1 dp1中的10GBASE-KR PHY IP内核是否有任何更新?
- 勘误表 – Stratix V和Arria V时序模型在Quartus II软件版本13.0 SP1中发布
- 为什么我的HPS DDR3控制器校准失败?
- 为什么Cyclone V SoC器件SDRAM接口Vref引脚电压不正确?
- 为什么我看到使用带有UniPHY的UniPHY / DDR3 SDRAM控制器的DDR2 SDRAM控制器或带有UniPHY的LPDDR2 SDRAM控制器的随机读取错误?
- 为什么在使用基于UniPHY的内存控制器的derive_pll_clocks时会看到报告的时序问题?
没有回复内容