在使用DDR SDRAM内存控制器IP时,如何修改内存CAS延迟值?-Lattice-莱迪斯论坛-FPGA CPLD-ChipDebug