为什么即使在使用DDR3 SDRAM UniPHY和基于Altmemphy的控制器进行读取操作期间不更改行地址时，我也会在mem_dq总线上看到读取数据突发中的不连续性？-Altera-Intel社区-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容

搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面