什么是用于为LatticeSC提供信道传输偏移的SERDES通道?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

什么是用于为LatticeSC提供信道传输偏移的SERDES通道?

LatticeSC SERDES具有一个通道,可在器件的所有通道上实现仅200ps的发送偏移。

  • 这种严格的发送偏移使得LatticeSC器件可用于许多基于SERDES的并行应用,如PCI Express和SFI-5。
  • 实现这种偏斜控制水平有两个重要的要求。

FPGA源refclk必须用于SERDES参考时钟。
必须实现低偏移发送复位。
有关这些要求的详细信息,请参阅

LatticeSC / M flexiPCS / SERDES设计指南 – TN1145
。。

请登录后发表评论

    没有回复内容