执行KEY_VERIFY指令时,为什么在上电后有时会设置与易失性键相关的寄存器位,即使在Stratix V,Arria V或Cyclone V器件中没有编程键?-Altera-Intel社区-FPGA CPLD-ChipDebug

执行KEY_VERIFY指令时,为什么在上电后有时会设置与易失性键相关的寄存器位,即使在Stratix V,Arria V或Cyclone V器件中没有编程键?

即使没有在Stratix®V,Arria®V或Cyclone®V器件中编程密钥,执行KEY_VERIFY JTAG指令时,有时可能会在上电后查看与易失性密钥相关的寄存器位。这是因为VCCBAT供电的寄存器没有上电复位功能,因此这些位在上电时未定义。

这不会导致编写密钥的问题。

请登录后发表评论

    没有回复内容