如何从Altera Hard IP为PCI Express Avalon-ST根端口生成下游热复位?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何从Altera Hard IP为PCI Express Avalon-ST根端口生成下游热复位?

PCIExpress®规范修订版3.0描述了热重置以及如何在链路上发出信号。

在Altera®Root端口中,将桥控制寄存器 (0x03E)的位[6] 辅助总线复位置1会导致热复位。请参阅PCIe规范3.0版的7.5.3.6节。

这是类型1配置空间寄存器,可通过发出类型0配置TLP来访问。

解决/修复方法

请登录后发表评论

    没有回复内容