如何设置Altera_PLL宏功能的PLL补偿目标?-Altera-Intel社区-FPGA CPLD-ChipDebug

如何设置Altera_PLL宏功能的PLL补偿目标?

你会看到在Quartus®IIfitter报告以下警告如果PLL没有规定的补偿时钟:

 

警告(177007):位于<PLL位置>的PLL没有PLL时钟来补偿指定 – Fitter将尝试补偿所有PLL时钟

信息(177008):<instance_name> altera_pll:altera_pll_i | general [0] .gpll~FRACTIONAL_PLL

解决/修复方法

指定补偿时钟目标(可以直接在ALTPLL宏功能GUI中完成)的方法是进行“匹配PLL补偿时钟”分配。 PLL时钟节点的语法必须是特定的,以便将其保存在Assignment Editor中。在节点查找器的后编译过滤器中过滤* outclk_wire *。

例如:

例如:研究所| example_0002:example_inst | altera_pll:altera_pll_i | outclk_wire [0]

其中outclk_wire [0]对应于Altera_PLL实例中的C0。

请登录后发表评论

    没有回复内容