为什么我的基于altdq_dqs2的设计在TimeQuest时序分析器中报告的DQS延迟与我要求的相移不匹配?-Altera-Intel社区-FPGA CPLD-ChipDebug

为什么我的基于altdq_dqs2的设计在TimeQuest时序分析器中报告的DQS延迟与我要求的相移不匹配?

由于Quartus®II13.1及更早版本中的问题,当您使用DLL的时钟与DQS时钟速率不同时,您可能会在TimeQuest™时序分析器中看到错误的DQS相移。

TimeQuest时序分析器错误地计算DQS时钟频率的相移而不是DLL时钟频率。

解决/修复方法

要在Quartus II软件版本13.1中解决此问题,请将以下分配应用于quartus设置文件( .qsf ):

set_global_assignment -name USE_DLL_FREQUENCY_FOR_DQS_DELAY_CHAIN ON

此解决方法确保从DLL时钟频率而不是DQS时钟频率正确计算所请求的相移。

该分配计划在Quartus II软件的未来版本中自动生成。

请登录后发表评论

    没有回复内容