FPGA配置-快速CCRK导致数据帧错误（init变低）。XC4000 CCLK频率是多少？

描述

一般描述：

FPGA有选择地控制CCRK速度。XC4000设备可以生成配置时钟（CCLK），用于在主模式下以两种不同的速度对设备进行配置数据的时钟配置。CCK的频率范围是多少？

如果PROM或其他存储器设备不能以这种速度运行，那么配置的安装时间要求可能被违反，导致失败的配置。

解决方案

在默认慢速模式下，在快速CCLK模式下，频率范围从0.5 MHz到1.25 MHz，频率范围从4 MHz到10 MHz。XC400 0X系列FPGAs可以在快速模式下以15 MHz的速度运行。

返回CCLK速度到默认慢速，以确定这是否是原因。请参阅PROM或其他存储设备的操作规范。