严重警告(10169):alt_mem_ddrx_controller.v上的Verilog HDL警告(495):阵列端口“afi_rrank”和“afi_wrank”的端口和数据声明未指定每个维度的相同范围-Altera-Intel社区-FPGA CPLD-ChipDebug