描述
关键词：边界扫描、BSCAN、SyopSyS、Express、实例化
紧迫性：标准
一般描述：
要在Xilinx设备中使用边界扫描，必须实例化边界扫描。
符号（BSCAN）和相关的专用I/O，并使用“DuntTouToul”
否则，可能会被SyopSype删除BSCAN。
注意，实例化BSCAN的代码示例将与
FPGA快递V2.0或更高版本和FPGA编译器/设计编译器。
注意FPGA Express不使用编译器脚本。只编译脚本
应用于FPGA编译器/设计编译器流程。
解决方案
一
I.在XC5200中实例化BSCAN的VHDL代码：
XC5200实例化BSCAN符号的实例
实体示例是
端口（A，B：位；C：输出位）；
结束示例；
建筑Xilinx的例子是
组件BSCAN
端口（TDI，TMS，TCK:in bit；TDO:OUT位）；
端部元件；
组件TCK
端口（I：输出位）；
端部元件；
组件TDI
端口（I：输出位）；
端部元件；
组件TMS
端口（I：输出位）；
端部元件；
组件TDO
端口（O：位）；
端部元件；
组件总线
端口（I：位；O：输出位）；
端部元件；
组件OBUF
端口（I：位；O：输出位）；
端部元件；
信号TCKYNET，TCKYNETION：位；
信号TDIYNET，TDIYNETION：位；
信号TMSYNET，TMSYNETION：位；
信号TDONNET，TDONETNETOUT：位；
开始
U1：BSCAN端口映射（TDI＝& GT；TDIYNET，TMS＝& Gt；TMSYNET，TCK＝& gt；TCKYNET，TDO＝& tdoyNETSOUT）；
U2: IGBF端口映射（I= & Gt；TCKYNETION，O= & GT；TCKYNET）；
U3:IGBF端口映射（I= & Gt；TdiyNETION，O= & Gt；TDIYNET）；
U4:IGBF端口映射（I＝& Gt；TMSYNETYIN，O= & GT；TMSYNET）；
U5：OBUF端口映射（I＝& GT；TDONETNEXOUT，O= & GT；TDONNET）；
U6:TCK端口映射（I= & Gt；TCKYNETIIN）；
U7：TDI端口映射（I= & Gt；TdiyNETIIN）；
U8:TMS端口映射（I= & Gt；TMSYNETIIN）；
U9：TDO端口映射（O= & GT；TDONNET）；
过程（b）
开始
如果（b’事件和b=‘1’）
C & lt；
如果结束；
结束过程；
末端Xilinx；
二
二。XC4000中BSCAN实例化的Verilog代码
注意：Verilog是区分大小写的！一定要跟着
本例中使用的案例！
//XC4000／XC40E实例化BSCAN符号的实例
模块示例（A、B、C）；
输入A、B；
输出C；
注册会计师；
铁丝网；
钢丝绳；
TMSNET网络；
钢丝绳网；
BSCAN U1（.TDI（TDIYNET），TMS（TMSYNET），.TCK（TCKYNET），TDO（TDONNET））；
TDI U2（I（TdiyNe））；
TMS U3（I（TMSYNET））；
TCK U4（I（TCKYNET））；
TDO U5（O（TDONYNET））；
总是@（POSTRY B）
C & lt；
终端模块
三
II.在XC5200中实例化BSCAN的Verilog代码：
//XC5200实例化BSCAN符号的实例
模块示例（A、B、C）；
输入A、B；
输出C；
注册会计师；
TCK网络，TCKYNETION；
有线网络；
TMSNET网络，TMSYNETIN；
线TDONETNET，TDONETNETOUT；
BSCAN U1（.TDI（TDIYNET），TMS（TMSYNET），.TCK（TCKYNET），TDO（TDONNET））；
TDI U2（I（TdiyNETION））；
TMS U3（I（TMSNETIN））；
TCK U4（I（TCKYNETIIN））；
TDO U5（.O（TDONETNIOXOUT））；
IBF U6（I（TdiyNETION），O（TDIYNET））；
IBF U7（I（TMSNETION），O（TMSYNET））；
IBF U8（I（TCKYNETION），O（TCKYNET））；
OBUF U9（I（TDONYNET），O（TDONETNIOSOUT））；
总是@（POSTRY B）
C & lt；
终端模块
四
IV. Runscript编译XC5200 BSCAN Verilog示例：
部分= 5202PC84-5
顶部=示例
读格式Verilog“BSCA5K.V”
StIdPurthIsIdPad“*”
插入垫
TuxOntTouToul U1
TuxOntTouToul U2
TuxOntTouToul U3
TuxOntTouToul U4
TuxOntTouToul U5
TuxOntTouToul U6
TuxOntTouTouffu7
SuthOntTouTouffu8
TuxOntTouToul U9
/*注意，SETHONTTYTouTous/DoutTouToul是区分大小写的
关于实例名称。*/
编译
StIy属性顶部“部分”-类型字符串部分
写-f xnf-h -o“bSc55k.sxnf”
五
V. Runscript编译XC4000 BSCAN Verilog示例：
部分= 4025EHQ240-3
顶部=示例
读格式Verilog“BSCA4K.V”
StIdPurthIsIdPad“*”
插入垫
TuxOntTouToul U1
TuxOntTouToul U2
TuxOntTouToul U3
TuxOntTouToul U4
TuxOntTouToul U5
/*注意，SETHONTTYTouTous/DoutTouToul是区分大小写的
关于实例名称。*/
编译
替换FPGA
StIy属性顶部“部分”-类型字符串部分
写-f xnf-h -o“bSCA4K.sxnf”
六
VI.在XC4000中实例化BSCAN的VHDL代码：
XC4000／XC40E实例化BSCAN符号的实例
实体示例是
端口（A，B：位；C：输出位）；
结束示例；
建筑Xilinx的例子是
组件BSCAN
端口（TDI，TMS，TCK:in bit；TDO:OUT位）；
端部元件；
组件TCK
端口（I：输出位）；
端部元件；
组件TDI
端口（I：输出位）；
端部元件；
组件TMS
端口（I：输出位）；
端部元件；
组件TDO
端口（O：位）；
端部元件；
信号TCKYNET:位；
信号TDIYNET：位；
信号TMSYNET:位；
信号TDONNET：位；
开始
U1：BSCAN端口映射（TDI＝& GT；TDIYNET，TMS＝& Gt；TMSYNET，TCK＝& gt；TCKyNET，TDO＝GT；TDONNET）；
U2：TCK端口映射（I= & Gt；TCKYNET）；
U3：TDI端口映射（I= & Gt；TDIYNET）；
U4: TMS端口映射（I= & Gt；TMSYNET）；
U5：TDO端口映射（O= & GT；TDONNET）；
过程（b）
开始
如果（b’事件和b=‘1’）
C & lt；
如果结束；
结束过程；
末端Xilinx；
七
七。用于编译XC4000 BSCAN VHDL实例的RunScript：
部分= 4025EHQ240-3
顶部=示例
分析-格式VHDL“BSCA4K.VHD”
精心制作的陀螺
TuxOntTouToul U1
TuxOntTouToul U2
TuxOntTouToul U3
TuxOntTouToul U4
TuxOntTouToul U5
/*注意，SETHONTTYTouTous/DoutTouToul是区分大小写的
关于实例名称。*/
StIdPurthIsIdPad“*”
插入垫
编译
替换FPGA
StIy属性顶部“部分”-类型字符串部分
写-f xnf-h -o“bSCA4K.sxnf”
八
八。用于编译XC5200 BSCAN VHDL实例的RunScript：
部分= 5202PC84-5
顶部=示例
分析-格式VHDL“BSCA5K，VHD”
精心制作的陀螺
StIdPurthIsIdPad“*”
插入垫
TuxOntTouToul U1
TuxOntTouToul U2
TuxOntTouToul U3
TuxOntTouToul U4
TuxOntTouToul U5
TuxOntTouToul U6
TuxOntTouTouffu7
SuthOntTouTouffu8
TuxOntTouToul U9
/*注意，SETHONTTYTouTous/DoutTouToul是区分大小写的
关于实例名称。*/
编译
StIy属性顶部“部分”-类型字符串部分
写-f xnf-h -o“bSc55k.sxnf”
没有回复内容