描述
关键词：GSR、GR、启动、Verilog、VHDL、Synopsys
紧迫性：标准
一般描述：
如何对XC400 0E/EX/XL或GR进行主动低GSR（全局设置/复位）
XC5200在启动块上的全局复位？
注意：对于XC3000设备，全局复位信号是专用引脚。
设备。此外，所有触发器和锁存器复位后配置为0。
解决方案
一
默认情况下，GSR/GR引脚是活跃的高。改变这些极性
在VHDL或Verilog代码中的信号，反转源于GSR/GR的网络。
启动块的引脚。
反转将被吸收在启动块内部；一个函数
发电机将不用于产生逆变器。
（见逆变器4867未被吸收的情况下的解决方案）
方块）
因为启动块中没有任何正在使用的输出
例如，使用StIdOntTyToul命令，以便编译器不删除
启动块。
StIdOntTouToul
参见Vililog设计中的Xilinx解决方案2370参考GTS。
参见Xilinx解决方案1670参考输出（DONEIN，Q1Q4，Q3，Q2）
在启动块上。
二
XC400 0E/EX/XL——主动低复位Verilog代码
模块使用ActhVIEW LoWYGSR（复位）；
输入复位；
//信号ReSETIVIN初始化所有寄存器，使用
//全局启动信号
启动U0（.GSR（~Read））；
终端模块
XC400 0E/EX/XL——运行编译脚本的运行脚本Verilog示例：
部分＝43EPC84-1
Apple
读-格式verilog top +“v”
StIdPurthIsIdPad“*”
插入垫
TuxOntTouTouffu0
编译
替换FPGA
StIy属性顶部“部分”-类型字符串部分
写格式XNF-层级-输出顶部+“.xxnf”
出口
三
XC400 0E/EX/XL——低电平重置VHDL代码
图书馆IEEE；
使用IEEE.STDYLogiCy1164.ALL；
使用IEEE.STDLogLogic UNSIGNED；
实体使用
端口（复位：在STDYLogic中）；
结束使用；
UsilyActhviaLovigGSR的架构Xilinx
组件启动
端口（GSR：在STDYLogic中）；
端部元件；
信号ReSETIVIN：STDYLogic；
开始
ReSETILIV＆LT；=不（复位）；
-信号ReSETIVIN初始化所有寄存器，使用
–全球启动信号
U0：启动端口映射（GSR＝& GT；ReSeTyIn）；
末端Xilinx；
XC400 0E/EX/XL——运行编译脚本的启动脚本VHDL示例：
部分＝43EPC84-1
Apple
分析-格式VHDL top +“.vHD”
精心制作的陀螺
StIdPurthIsIdPad“*”
插入垫
TuxOntTouTouffu0
编译
替换FPGA
StIy属性顶部“部分”-类型字符串部分
写格式XNF-层级-输出顶部+“.xxnf”
出口
四
XC5200——低电平复位的VHDL代码
图书馆IEEE；
使用IEEE.STDYLogiCy1164.ALL；
使用IEEE.STDLogLogic UNSIGNED；
实体使用
端口（复位：在STDYLogic中）；
结束使用；
UsilyActuvi-LuxGr的体系结构Xilinx
组件启动
端口（GR：在STDYLogic中）；
端部元件；
信号ReSETIVIN：STDYLogic；
开始
ReSETILIV＆LT；=不（复位）；
-信号ReSETIVIN初始化所有寄存器，使用
–全球启动信号
U0：启动端口映射（Gr= & Gt；ReSeTyIn）；
末端Xilinx；
XC5200——运行编译脚本的启动脚本VHDL示例：
部分= 5202PC84-3
Apple
分析-格式VHDL top +“.vHD”
精心制作的陀螺
StIdPurthIsIdPad“*”
插入垫
TuxOntTouTouffu0
编译
StIy属性顶部“部分”-类型字符串部分
写格式XNF-层级-输出顶部+“.xxnf”
出口
五
XC5200——主动低复位Verilog代码
模块使用ActuvioLoWyGr（复位）；
输入复位；
//信号ReSETIVIN初始化所有寄存器，使用
//全局启动信号
启动U0（.GR（~Read））；
终端模块
XC5200——用于编译启动脚本的Verilog示例：
部分= 5202PC84-3
Apple
读-格式verilog top +“v”
StIdPurthIsIdPad“*”
插入垫
TuxOntTouTouffu0
编译
StIy属性顶部“部分”-类型字符串部分
写格式XNF-层级-输出顶部+“.xxnf”
出口
没有回复内容