首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
发布
开通会员
开通黄金会员
全站资源约8折购买
部分内容免费阅读
VIP用户专属版块
开通黄金会员
开通钻石会员
全站资源约6折购买
部分内容免费阅读
VIP用户专属版块
一对一技术指导
开通钻石会员
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
开通会员 尊享会员权益
登录
注册
找回密码
简体中文
繁体中文
English
한국어
日本語
Français
Italiano
Deutsch
Русский
首页
交流分享
积分规则
创作分成
隐私政策
免责声明
电子工程师在线工具
New
开通会员 尊享会员权益
登录
注册
找回密码
评分
分享
QQ空间
微博
QQ好友
海报分享
复制链接
首页
社区
FPGA CPLD
Lattice-莱迪斯
正文
请问下,Time to declare TX PLL lock : 1,400,000 UI,这个UI是什么意思。。
yinhk
9年前发布
158
3
该帖子内容已隐藏,请登录后查看
登录后继续查看
登录
注册
请登录后发表评论
登录
注册
回复
3
只看作者
最新
最热
yinhk
作者
0
chengfeng
0
ii1397
0
搜索
开启精彩搜索
热门帖子
在手机上浏览此页面
登录
没有账号?立即注册
邮箱
验证码
发送验证码
记住登录
账号密码登录
登录
用户名/手机号/邮箱
登录密码
记住登录
找回密码
|
免密登录
登录
注册
已有账号,立即登录
设置用户名
手机号或邮箱
验证码
发送验证码
设置密码
重复密码
注册
注册即表示同意
用户协议
、
隐私声明
欢迎光临!
ChipDebug入站需知
如发现帐号发垃圾帖或垃圾评论的一律封号!
ChipDebug是一个芯片开发调试分享网站
欢迎您的到来!如果您没有帐户请先点击下方按钮进行
注册
登录
注册
找回密码
积分规则
对FPGA来说是一个完整采样窗口,在serdes里有使用。
UI应该是Unit Interval这个的缩写。
按我的理解UI是传输一比特数据所需要的时间,即一个基本的时间单元,对于单沿传输可以认为是一个时钟周期,对于DDR则是1/2个时钟周期。
上图来自于MIPI DPHY的手册,但我不知道这个UI是不是一个通用词。MIPI DPHY手册上如是定义:
这么多个基本时钟单元吧,1/148.5m 就是1080p60的一个pclk的UI时间