请问一下 LATTICE FPGA的 input delay ,output delay。在那加?-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复3
    只看作者
    最新最热
      • yinhk的头像-ChipDebugyinhk等级-LV2-ChipDebug作者0

        rmii是100M。不是ddr 普通管脚Io rgmii才是双沿，rmii是单沿。少了个g请看清楚

        9年前@chengfeng
    • ii1397的头像-ChipDebugii1397徽章-人气大使-ChipDebug等级-LV2-ChipDebug0

      参考iddr生成时的.v文件，里面有input delay 的用法

      9年前