阿贝尔-如何在阿贝尔代码中分配全局缓冲区?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

阿贝尔-如何在阿贝尔代码中分配全局缓冲区?

描述

关键词:ABL,BUFG,BUFGP,实例化

如何在阿贝尔代码中分配全局缓冲区?

解决方案

在您的FPGA设计中,使用外部语句实例化全局缓冲区,如下面的示例所示:

例子

模块故障
标题“实例化BUFGP”
D引脚;
Q引脚istype“Reg”;
C引脚;
CLKI节点;
临时节点;
BUFGP外部(I & GT;O);
MyBuF功能块BUFGP;

方程
Q:= D;
温度=C;
MyBuff.I=温度;
CLKI=MyBuff.O;
QCK=CLKI;
结束

您还可以在BPLG属性中在CPLD设计中指定全局时钟:

阿贝尔句法
Xilinx属性“Bufg=CLK信号AlqNeX”;

UCF语法
国际科学院;

请登录后发表评论

    没有回复内容