LATTICE FPGA DDR3的时钟P，N端接反会导致什么问题？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug
请登录后发表评论

    回复3
    查看全部
    最新最热
    • ii1397的头像-ChipDebugii1397徽章-人气大使-ChipDebug等级-LV2-ChipDebug作者0

      时钟有 我0~3地址写0001000200030004 读出来 0002000300040005 读出来的结果偏移一个地址

      8年前@yinhk
搜索
开启精彩搜索
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
FPGA SOC ARM RISCV IC 开发调试技术交流分享
热门帖子

在手机上浏览此页面