LATTICE FPGA DDR3的时钟P，N端接反会导致什么问题？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

LATTICE FPGA DDR3的时钟P，N端接反会导致什么问题？-Lattice-莱迪斯社区-FPGA CPLD-ChipDebug

评分

回复3

- chengfeng0
  我想你实际要问的不是接反会导致什么问题，而是说现在你已经接反了，是不是可以不用重新画板。
  
  LATTICE FPGA DDR3的时钟P，N端反接。会导致什么问题？
  
  我只能回答你一句，接反了后果自负！下次仔细点吧^_^
  7年前回复
- yinhk0
  难道会没有时钟？？？？？？？
  7年前回复
- - ii1397作者0
    时钟有我0~3地址写0001000200030004 读出来 0002000300040005 读出来的结果偏移一个地址
    7年前@yinhk回复