使用VIEW合成定义VHDL代码的PIN属性/位置-Xilinx-AMD社区-FPGA CPLD-ChipDebug

使用VIEW合成定义VHDL代码的PIN属性/位置

描述

这描述了如何将某些属性添加到IO中。
引脚使用VIEW合成。

解决方案

需要在项目目录中创建一个设计.fPN文件
使用以下命令:

评论
定义引脚RST的右上角位置
BFATT RST LOC = TR
*定义引脚P13的位置P13和快速输出[7 ]
Bufft Outt〔7〕LOC=P13,快

注意:
BFATT RST LOC = TR
导致RST焊盘位于“TR”(或“右上”)。

注意:
Bufft Outt〔7〕LOC=P13,快
作为Outt(7)Pad上的属性结束-它将是
位于垫P13,是一个“快”转换速率垫。

请登录后发表评论

    没有回复内容