用XC5200系列设计综合-Xilinx-AMD社区-FPGA CPLD-ChipDebug

用XC5200系列设计综合

描述

下面是XC5200系列设计时需要注意的一些问题
使用合成法:

解决方案

*算术逻辑:它使用的列是XC4000的两倍。如果
您有一个可加载的计数器/增量器,
你可以用少一列来完成它
使用XBLXGEN并实例化生成的XNF文件。

*时钟启用:每个CLB共享一个专用时钟使能。更多
时钟让你拥有,更难的是
把东西放在同一块地方。这种利差
逻辑输出,导致更多的网络和路由延迟。

*异步重置:与上面相同的故事。

*水平LL:使用的TBUFs越多,限制的越多。
路由器。路由器很难通过。
炸薯条。

请登录后发表评论

    没有回复内容