VCS——“错误:未定义的层次参考”GLBL .GSR“(.V线段)-Xilinx-AMD社区-FPGA CPLD-ChipDebug

VCS——“错误:未定义的层次参考”GLBL .GSR“(.V线段)

描述

描述:

当我尝试为Verilog仿真加载设计时,在VCS中发布以下错误:

“错误:未定义的层次参考”GLBL .GSR((设计;G.V。

解决方案

此错误是在编译和加载设计时不使用“GLBL.V”模块的结果。“GLBL.V”模块能够在设计中使用全局设置/重置,并且它由UNISIMS和SIMPLICS库引用。“GLBL.V”模块在以下位置“$xilinx/verilog /Src/GLBL v”,并且需要在模拟过程中编译和加载。

请看(赛灵思解答5263)如何使用VCS进行仿真。

有关“GLBL.V”模块使用的更多细节,请参见(赛灵思解答6537).

请登录后发表评论

    没有回复内容