所有的设计都应该系好吗？

描述

关键词：领带领带推荐

紧迫性：标准

一般描述：
这个问题经常出现在赛灵思官方的。
位置是设计的纽带。一些
考虑如下。

解决方案

设计的主要原因是降低功率。
由浮动内部网引起的消费，以及
降低编程设备对噪声的敏感度。
MaxBIT Type选项定义所有未使用的CLB和IOB输入
并消耗所有可用的互连。这保证了
所有未使用的资源都处于已知的非浮动逻辑级别。

一般来说，设计是为了生产。
设计。另一方面，打领带并不重要。
设计过程中调试阶段的设计，除非
这是一个关键的应用。跳过领结
调试过程中的操作可以节省处理时间。

一般规则是：只要可能，就要联系生产设计。
降低功耗和内部噪声。

应该注意的是，可能不总是有可能打领结。
由于缺乏资源或路由而放弃设计
拥塞。从功能的角度看，设计
如果与捆绑相关的延迟也可能是不可取的。
未使用的连接到某些信号使它们慢下来。
不可接受的水平。在这种情况下的解决办法是告诉
使用标记来避免使用某些网来打领结
在MaxButt之前，运行T是至关重要的。

还要注意，TIE仍然是一个全过程或无过程。
MaMeBIT——也就是说，如果不可能把所有的**连接起来
未使用的互连，*未使用的互连
被束缚。这适用于所有版本的MaMIT。
V5.2.1