基础:用多页宏导入VIEW逻辑设计-Xilinx-AMD社区-FPGA CPLD-ChipDebug

基础:用多页宏导入VIEW逻辑设计

描述

关键字:宏、视图逻辑、基础、导入

紧迫性:标准

基础描述编辑器
不支持包含多个页面的示意宏。

注意,基础确实支持顶层的示意图。
包含一个以上的页面。

导入具有多页的视图逻辑设计时
宏,示意编辑器将合并所有的宏表到
一个页面,创建一个潜在的大型示意图。

如果生成的单页宏太大,则设计
可以通过引入中间层次来重组
层次结构,使所有宏都具有合理的大小。

例如,如果Viewlogic的原始层次结构
设计是:

1。&(G.宏,1,宏,2,宏,3)

插入层次结构并转换为
基础,看起来是这样的:

Top.SCH-&G.M.SSCH
γ-GT;宏1.SCH(原宏。1)
γ-GT;宏2.SCH(原宏。2)
γ-GT;宏3.SCH(原宏。3)

重构可以在任一视图逻辑中完成(以前)。
转换),或在基础(转换后)。

解决方案

使用视图逻辑
—————-

1。打开每个表(宏,1,宏,2,和宏。3),然后
将一个保存为宏1.1、宏2.1、宏3.1。

2。创建符号宏1.1、宏2.1和宏3.1。

三。编辑原始宏。1示意图只包含
适当的符号宏1、宏2和宏3
连接。

4。删除原始宏2和宏3示意图。

(注意:每个页面需要重复这个过程)
设计中的宏。

利用基础
—————-

1。导入VIEW逻辑设计。

2。打开宏指令。如果页面大小是可接受的,那么
没有什么。

三。将页面分割成3个宏,使用剪切和Paste
创建新的宏指令的命令,称为宏1.SCH,
宏2.SCH和宏3.SCH。

4。使用层次结构-gt;从当前创建宏符号
创建符号宏1、宏2的表命令
宏3。

5。编辑原始宏.sCH只包含符号
具有适当连接的宏1、宏2和宏3。
使用文件& GT;页面设置以减少页面大小。

请登录后发表评论

    没有回复内容