基础XVHDL：如何控制BUFGs的自动插入。

描述

版本：F6.，F1.3/F1.4

XVHDL编译器在时钟上自动插入BUFGS
信号，根据基础规定的限额
项目管理器基于目标器件家族。

有些情况下，综合的XNF文件将包含
BUFGS比目标器件允许的更多
建筑学。

1。如果在设计中实例化任何全局缓冲区，则
将不包括在“计数”。

例如，在XC5200设计中：
如果你实例化2个BUFG，并且有3个其他时钟信号
在设计中，XVHDL将把BUFGS放在3个时钟上。
信号也导致了使用5个BUFGS的设计，
这比BUFGS存在的数量多
XC5200器件。

2。如果使用XILIXXBUFG属性，这些BUFGs不会
包括在“计数”中。与上述情况相同。

那么，如何控制XVHDL的BUFGS数量呢？
自动插入？

解决方案

XVHDL有一个命令行选项，它可以控制这个选项。允许在XVHDL运行时使用此选项
基础GUI，请执行以下操作：

在项目目录中创建一个名为Meta MAR.ARG的文件。

在该文件中，键入以下行：
-u & lt；n& gt；

其中，n& gt是允许XVHDL的BUFG的数目。
自动插入。

因此，例如，在上面的示例中，您在XC5200设计中实例化了2个Bufg，您希望
使用
-U 2
在Meta文件.ARG文件中的选项。