FPGA配置-外部下拉的大小需要创建一个逻辑Low。-Xilinx-AMD论坛-FPGA CPLD-ChipDebug
请登录后发表评论

    没有回复内容