CPLD XC9500/XL/XV-何时可以访问XC9500内部IOB上拉?-Xilinx-AMD社区-FPGA CPLD-ChipDebug

CPLD XC9500/XL/XV-何时可以访问XC9500内部IOB上拉?

描述

一般描述:

如何在IOB上使用XO9500/XL/XV器件上的上拉?

解决方案

在XC9500/XL/XV IOBS中,内部上拉在上电、器件配置和仅测试时变得活跃。

-对于活动I/O,在正常操作期间不能访问或激活这些拖拉。

-对于未使用的I/O,请参见(Xilinx解决方案1536)

请登录后发表评论

    没有回复内容