基础仿真器:3K VHDL/ABEL/示意图设计未知输出-Xilinx-AMD社区-FPGA CPLD-ChipDebug

基础仿真器:3K VHDL/ABEL/示意图设计未知输出

描述

如果您的设计符合以下所有标准,您可以
在功能仿真中看到X(未知):

1。目标器件XC3X00/A/L
2。混合模式示意图与VHDL/ABEL
三。设计包含XBLUX组件(XBLUX可以由
XVHDL编译器

X出现在Schematic上的原因是
EQN符号存在于仿真网表中。情商
无法仿真。

AfimEX程序将这些EQN符号插入到XNF中
网表。

还创建了功能等效的网表(.xas),
它使用标准门代替EQN,并且通常是
用于功能仿真。

在设计中包含XBLUX和顶层的情况下
设计文件是一个示意图,XNF文件,而不是XAS文件
文件,将被合并到功能仿真网表中。
这意味着EQN符号将仍然存在于
仿真网表,因此X将出现。

有几个方法可以解决这个问题。

解决方案

因为即兴是插入EQN的程序,你
在功能实现之前可以将改进关闭
仿真。

功能仿真完成后,您就准备好了。
实现设计,用改进的方法重新综合VHDL
打开。

把即兴演奏关起来:
在HDL编辑器中,选择综合-Gt;选项。
取消选择改进。

确保设计中没有XBLX组件。
这意味着在示意图上没有xxx,也意味着转向。
在综合-gt选项对话框中的XXBLX(在HDL中)
编辑器)使XVHDL编译器不会推断XBLX
组件。

您可以关闭XBLX推断,仅仅出于目的
功能仿真,然后当你返回时打开它
准备使用XACT设计管理器来实现设计。

您可以手动替换综合的XNF文件。
XAS文件。将.xas文件重命名为.xnf。文件是
仿真仍然是.xnf,但现在不会有
里面有EQN。

如果备份原始XNF文件,则可以恢复它。
当您准备好执行设计时。这消除了
需要重新综合代码。

请登录后发表评论

    没有回复内容