LATTICE FPGA的管脚设为上拉电阻后，为什么是管脚电平是2.2V？yinhk7年前发布631为什么我们同样的电路，管脚加10K上拉，有的管脚输出是高电平3.3V，有的输出2.2V呢 FPGAlattice
弱下拉的电阻值范围很大，10K-100k都有可能。另外管脚上的负载也会影响这时候的电平，你有把负载断开量吗？建议断开负载后再测。